Hoje ocorreu uma tragédia, o incêndio na boate Kiss em Santa Maria. Até o momento foram contabilizadas cerca de 240 vítimas fatais...
240 pessoas mortas. 240 histórias que tiveram um fim naquele lugar. Para quem morre, a dor acaba. Para quem fica, a dor é interminável, insuportável. São pais que perderam as crianças que criaram e educaram com tanto amor e carinho. Amigos que perderam gente querida. A mãe desesperada que, ao ouvir a notícia, liga incessantemente para o filho para saber seu paradeiro e lá, no local do incidente, um celular toca no bolso de um corpo sem vida.
Para mim é fácil escrever esse texto, sentado ao meu computador. Estou bem, as pessoas que amo estão bem. Por mais que eu tente, seria impossível imaginar a dor sentida. Mas na medida em que minha ignorância me permite, eu desejo muita força aos que perderam seus entes queridos.
Que todas essas almas possam descansar em paz...
domingo, 27 de janeiro de 2013
Lógica Sequencial - Flip-Flop Master-Slave (Mestre-Escravo) com Preset e Clear
Bom, primeira postagem minha de 2013, e vamos começar dando sequencia aos posts de lógica sequencial, continuando a série falando do Flip-Flop Master-Slave com entrada \Preset e \Clear. Comentaremos o que ele é, como ele funciona e para que ele serve. Então, sem mais delongas, vamos a ele.
Na figura acima vemos o circuito que compõe o Flip-Flip Master-Slave. Veja que ele é basicamente constituído por 2 FF-JK. O primeiro Flip-Flop JK é composto pelas portas AND F1, F2, F3 e F4. Este primeiro flip-flop, que fica na entrada, é o Master (Mestre). O segundo flip-flop fica na saída, e é composto pelas portas AND F6, F7, F8 e F9. Este flip-flop é o Slave (Escravo).
Os outros elementos são as entradas \Preset e \Clear, que são ativadas em 0 (este é o significado da barra em cima do nome das entradas) e o Clock. Perceba que o Clock do flip-flop mestre é o contrário do clock do escravo. Esta inversão é dada pela porta NOT F5.
Agora que conhecemos o interior do flip-flop, e comentamos os elementos que o constituem, vamos falar da relação entre estes elementos e como eles determinam o funcionamento deste flip-flop.
Este flip-flop surgiu para resolver um problema. Acontece que no outro flip-flop, se o sinal de Clock fica muito tempo no estado alto, podem ocorrer duas mudanças na saída durante o mesmo período de Clock. Então surgiu o flip-flop JK mestre-escravo.
Como eu falei antes, o Flip-Flop JK Master-Slave é composto por dois flip-flops JK, cujos sinais de Clock estão invertidos um com relação ao outro. Então, se o sinal de Clock do primeiro flip-flop está alto, o do segundo está baixo, e vice-versa.
Quando o sinal de Clock do primeiro flip-flop está alto, ele muda sua saída conforme suas entradas. Mas neste momento as entradas do segundo flip-flop estão desabilitadas, pois o Clock deste flip-flop está baixo. Quando o sinal de Clock muda de alto para baixo, o primeiro flip-flop desabilita a leitura de suas entradas e "congela" sua saída. Neste momento o Clock do segundo flip-flop fica alto, e, logo, as entradas são habilitadas. Com isso, o segundo flip-flop lê a saída "congelada" do primeiro flip-flop e decide sua saída a partir das saídas do primeiro flip-flop, que não irão mais variar por enquanto. Quando o Clock do primeiro volta a ser alto, o do segundo volta a ser baixo. Então, a saída do segundo flip-flop fica "congelada", independente das entradas do primeiro flip-flop, só se alterando na próxima transição do Clock de alto para baixo.
Com isso, percebemos que não há possibilidade de duas variações na saída no mesmo período de clock, independente do formato do sinal do Clock (de seu duty-cycle).
De resto, o funcionamento desse flip-flop é igual ao do JK comum. Com J=0 e K=0 a saída se mantém igual ao período anterior. Com J=1 e K=0 a saída é setada (posta em nível lógico 1). Com J=0 e K=1 a saída é resetada (posta em nível lógico 0). Com J=1 e K=1, então a saída é invertida com relação a saída do período anterior.
A entrada \Preset serve para setar a saída (colocá-la em nível lógico 1) e a entrada \Clear serve para limpar a saída (colocá-la em nível lógico 0). A diferença delas para as entradas do flip-flop é que as entradas \PR e \CLR tem precedência ao clock, ou seja, não obedecem ao sinal de clock. Colocando J=0 e K=1 você limpa a saída, mas somente no próximo ciclo de clock, enquanto colocando 0 na entrada \CLR você limpa a saída, mesmo que o flip-flop esteja na metade de um ciclo de clock.
Observe que as entradas \PR e \CLR são entradas negadas, ou seja, são ativadas com nível 0 e não ativadas com nível 1.
O funcionamento dessas entradas é similar as entradas do flip-flop SR. Com \PR=1 e \CLR=1 o flip-flop funciona normalmente, lendo as entradas e respeitando o sinal de Clock. Com \PR=0 e \CLR=1 o flip-flop tem sua saída setada, independente do Clock e das entradas do flip-flop. Com \PR=1 e \CLR=0 o flip-flop tem sua saída resetada, independente do Clock e das entradas do flip-flop. A condição \PR=0 e \CLR=0 causa uma saída não desejada (Q=0 e \Q=0) e, por isso, deve ser evitada.
E por hoje era isso. No próximo post vamos continuar falando de lógica sequencial, mas ainda não tenho certeza qual será o tema. Mas, de qualquer forma, abraço e continuem estudando. Até a próxima. Qualquer dúvida, sugestão ou correção, deixem um comentário que eu respondo em até 2 dias. Fui...
Na figura acima vemos o circuito que compõe o Flip-Flip Master-Slave. Veja que ele é basicamente constituído por 2 FF-JK. O primeiro Flip-Flop JK é composto pelas portas AND F1, F2, F3 e F4. Este primeiro flip-flop, que fica na entrada, é o Master (Mestre). O segundo flip-flop fica na saída, e é composto pelas portas AND F6, F7, F8 e F9. Este flip-flop é o Slave (Escravo).
Os outros elementos são as entradas \Preset e \Clear, que são ativadas em 0 (este é o significado da barra em cima do nome das entradas) e o Clock. Perceba que o Clock do flip-flop mestre é o contrário do clock do escravo. Esta inversão é dada pela porta NOT F5.
Agora que conhecemos o interior do flip-flop, e comentamos os elementos que o constituem, vamos falar da relação entre estes elementos e como eles determinam o funcionamento deste flip-flop.
Este flip-flop surgiu para resolver um problema. Acontece que no outro flip-flop, se o sinal de Clock fica muito tempo no estado alto, podem ocorrer duas mudanças na saída durante o mesmo período de Clock. Então surgiu o flip-flop JK mestre-escravo.
Como eu falei antes, o Flip-Flop JK Master-Slave é composto por dois flip-flops JK, cujos sinais de Clock estão invertidos um com relação ao outro. Então, se o sinal de Clock do primeiro flip-flop está alto, o do segundo está baixo, e vice-versa.
Quando o sinal de Clock do primeiro flip-flop está alto, ele muda sua saída conforme suas entradas. Mas neste momento as entradas do segundo flip-flop estão desabilitadas, pois o Clock deste flip-flop está baixo. Quando o sinal de Clock muda de alto para baixo, o primeiro flip-flop desabilita a leitura de suas entradas e "congela" sua saída. Neste momento o Clock do segundo flip-flop fica alto, e, logo, as entradas são habilitadas. Com isso, o segundo flip-flop lê a saída "congelada" do primeiro flip-flop e decide sua saída a partir das saídas do primeiro flip-flop, que não irão mais variar por enquanto. Quando o Clock do primeiro volta a ser alto, o do segundo volta a ser baixo. Então, a saída do segundo flip-flop fica "congelada", independente das entradas do primeiro flip-flop, só se alterando na próxima transição do Clock de alto para baixo.
Com isso, percebemos que não há possibilidade de duas variações na saída no mesmo período de clock, independente do formato do sinal do Clock (de seu duty-cycle).
De resto, o funcionamento desse flip-flop é igual ao do JK comum. Com J=0 e K=0 a saída se mantém igual ao período anterior. Com J=1 e K=0 a saída é setada (posta em nível lógico 1). Com J=0 e K=1 a saída é resetada (posta em nível lógico 0). Com J=1 e K=1, então a saída é invertida com relação a saída do período anterior.
A entrada \Preset serve para setar a saída (colocá-la em nível lógico 1) e a entrada \Clear serve para limpar a saída (colocá-la em nível lógico 0). A diferença delas para as entradas do flip-flop é que as entradas \PR e \CLR tem precedência ao clock, ou seja, não obedecem ao sinal de clock. Colocando J=0 e K=1 você limpa a saída, mas somente no próximo ciclo de clock, enquanto colocando 0 na entrada \CLR você limpa a saída, mesmo que o flip-flop esteja na metade de um ciclo de clock.
Observe que as entradas \PR e \CLR são entradas negadas, ou seja, são ativadas com nível 0 e não ativadas com nível 1.
O funcionamento dessas entradas é similar as entradas do flip-flop SR. Com \PR=1 e \CLR=1 o flip-flop funciona normalmente, lendo as entradas e respeitando o sinal de Clock. Com \PR=0 e \CLR=1 o flip-flop tem sua saída setada, independente do Clock e das entradas do flip-flop. Com \PR=1 e \CLR=0 o flip-flop tem sua saída resetada, independente do Clock e das entradas do flip-flop. A condição \PR=0 e \CLR=0 causa uma saída não desejada (Q=0 e \Q=0) e, por isso, deve ser evitada.
E por hoje era isso. No próximo post vamos continuar falando de lógica sequencial, mas ainda não tenho certeza qual será o tema. Mas, de qualquer forma, abraço e continuem estudando. Até a próxima. Qualquer dúvida, sugestão ou correção, deixem um comentário que eu respondo em até 2 dias. Fui...
segunda-feira, 31 de dezembro de 2012
Lógica Sequencial - Flip-Flop JK
Continuando a sequência de posts sobre lógica sequencial, vamos falar hoje deste outro elemento da lógica sequencial: o flip-flop JK, que, a princípio, pode ser entendido como um flip-flop SR melhorado. Então, sem mais delongas, vamos ao post de hoje.
A imagem abaixo mostra o interior de um flip-flop JK com entrada de clock e é nesta imagem que iremos basear nosso estudo.
Basicamente é um flip-flop SR com uma realimentação um pouco diferente. A ideia é montarmos uma tabela igual à montada no post sobre o Flip-Flop SR, alguns posts atrás.
1) Se J=0 e K=0, vamos ver o que acontece:
* Se Q=0 e Q'=1: Neste caso a saída da porta AND de cima é 0 e da porta AND de baixo é 0 também.
Assim, as entradas R e S do Flip-Flop SR "interno" são 0 e as saídas continuam iguais ao do estado anterior. Ou seja, Q=0 e Q'=1.
* Se Q=1 e Q'=0: Neste caso a saída da porta AND de cima é 0 e da porta de baixo é também é 0. Com isso as entradas S e R do Flip-Flop SR "interno" são 0 e a saída, novamente, permanece inalterada, ou seja Q=1 e Q'=0.
2) Se J=1 e K=0, vamos ver o que acontece:
* Se Q=0 e Q'=1: Neste caso a saída da porta AND de cima é 1 e da porta AND de baixo é 0. Com isso a entrada S=1 e R=0 do Flip-Flop SR "interno". Assim a saída Q=1 e Q'=0.
* Se Q=1 e Q'=0: Neste caso a saída da porta AND de cima é 0, assim como a da porta de baixo. Com isso as entradas S e R do Flip-Flop SR "interno" são ambas 0 e as saídas continuam como estão, ou seja, Q=1 e Q'=0.
3) Se J=0 e K=1, vamos ver o que acontece:
* Se Q=0 e Q'=1: Neste caso a saída da porta AND de cima é 0, assim como a saída da porta AND de baixo. Com isso ambas as entradas do Flip-Flop SR "interno" são 0 e a saída se mantém do jeito que estava, ou seja, com Q=0 e Q'=1.
* Se Q=1 e Q'=0: Neste caso a saída da porta AND de cima é 0, porém a saída da porta AND de baixo é 1. Dessa forma, a entrada S é 0 e a entrada R é 1 do Flip-Flop SR "interno". Assim, a saída Q se torna 0 e Q' se torna 1. Com isso, acabamos por ter Q=0 e Q'=1.
Se você conhece o Flip-Flop SR, você talvez tenha percebido que o Flip-Flop JK, até agora, se comportou de forma igual ao Flip-Flop SR, sendo a entrada J similar a entrada S e a entrada K similar a entrada R. Então, qual a diferença do Flip-Flop JK para o Flip-Flop anterior, o SR? A resposta vem agora...
4) Se J=1 e K=1, vamos ver o que acontece:
* Se Q=0 e Q'=1: Neste caso a saída da porta AND de cima é 1 e a saída da porta AND de baixo é 0. Dessa forma a entrada S=1 e R=0 do Flip-Flop SR "interno". Com isso terminamos com Q=1 e Q'=0.
* Se Q=1 e Q'=0: Neste caso a saída da porta AND de cima é 0 e a saída da porta AND de baixo é 1. Dessa forma temos S=0 e R=1 no Flip-Flop SR "interno". Com isso terminamos com Q=0 e Q'=1.
Agora vemos a diferença entre os dois flip-flops. Enquanto o Flip-Flop SR não aceitava as duas entradas sendo 1 simultaneamente, o Flip-Flop JK aceita. Quando isso acontece, o Flip-Flop JK inverte o estado das saídas. Assim, se a saída Q era 1 passa a ser 0 e, se a saída Q era 0, passa a ser 1. Neste caso percebemos novamente a importância de um sinal de Clock. Caso não houvesse clock, se colocássemos 1 em ambas as entradas do Flip-Flop JK, a saída ficaria alternando rapidamente, pois não haveria um sinal para sincronizar a operação deste flip-flop.
E por hoje era isso. Nos vemos ano que vem, e que venha 2013. Abraço e continuem estudando. Qualquer dúvida, sugestão ou correção, usem os comentários. Fui!
A imagem abaixo mostra o interior de um flip-flop JK com entrada de clock e é nesta imagem que iremos basear nosso estudo.
Basicamente é um flip-flop SR com uma realimentação um pouco diferente. A ideia é montarmos uma tabela igual à montada no post sobre o Flip-Flop SR, alguns posts atrás.
1) Se J=0 e K=0, vamos ver o que acontece:
* Se Q=0 e Q'=1: Neste caso a saída da porta AND de cima é 0 e da porta AND de baixo é 0 também.
Assim, as entradas R e S do Flip-Flop SR "interno" são 0 e as saídas continuam iguais ao do estado anterior. Ou seja, Q=0 e Q'=1.
* Se Q=1 e Q'=0: Neste caso a saída da porta AND de cima é 0 e da porta de baixo é também é 0. Com isso as entradas S e R do Flip-Flop SR "interno" são 0 e a saída, novamente, permanece inalterada, ou seja Q=1 e Q'=0.
2) Se J=1 e K=0, vamos ver o que acontece:
* Se Q=0 e Q'=1: Neste caso a saída da porta AND de cima é 1 e da porta AND de baixo é 0. Com isso a entrada S=1 e R=0 do Flip-Flop SR "interno". Assim a saída Q=1 e Q'=0.
* Se Q=1 e Q'=0: Neste caso a saída da porta AND de cima é 0, assim como a da porta de baixo. Com isso as entradas S e R do Flip-Flop SR "interno" são ambas 0 e as saídas continuam como estão, ou seja, Q=1 e Q'=0.
3) Se J=0 e K=1, vamos ver o que acontece:
* Se Q=0 e Q'=1: Neste caso a saída da porta AND de cima é 0, assim como a saída da porta AND de baixo. Com isso ambas as entradas do Flip-Flop SR "interno" são 0 e a saída se mantém do jeito que estava, ou seja, com Q=0 e Q'=1.
* Se Q=1 e Q'=0: Neste caso a saída da porta AND de cima é 0, porém a saída da porta AND de baixo é 1. Dessa forma, a entrada S é 0 e a entrada R é 1 do Flip-Flop SR "interno". Assim, a saída Q se torna 0 e Q' se torna 1. Com isso, acabamos por ter Q=0 e Q'=1.
Se você conhece o Flip-Flop SR, você talvez tenha percebido que o Flip-Flop JK, até agora, se comportou de forma igual ao Flip-Flop SR, sendo a entrada J similar a entrada S e a entrada K similar a entrada R. Então, qual a diferença do Flip-Flop JK para o Flip-Flop anterior, o SR? A resposta vem agora...
4) Se J=1 e K=1, vamos ver o que acontece:
* Se Q=0 e Q'=1: Neste caso a saída da porta AND de cima é 1 e a saída da porta AND de baixo é 0. Dessa forma a entrada S=1 e R=0 do Flip-Flop SR "interno". Com isso terminamos com Q=1 e Q'=0.
* Se Q=1 e Q'=0: Neste caso a saída da porta AND de cima é 0 e a saída da porta AND de baixo é 1. Dessa forma temos S=0 e R=1 no Flip-Flop SR "interno". Com isso terminamos com Q=0 e Q'=1.
Agora vemos a diferença entre os dois flip-flops. Enquanto o Flip-Flop SR não aceitava as duas entradas sendo 1 simultaneamente, o Flip-Flop JK aceita. Quando isso acontece, o Flip-Flop JK inverte o estado das saídas. Assim, se a saída Q era 1 passa a ser 0 e, se a saída Q era 0, passa a ser 1. Neste caso percebemos novamente a importância de um sinal de Clock. Caso não houvesse clock, se colocássemos 1 em ambas as entradas do Flip-Flop JK, a saída ficaria alternando rapidamente, pois não haveria um sinal para sincronizar a operação deste flip-flop.
E por hoje era isso. Nos vemos ano que vem, e que venha 2013. Abraço e continuem estudando. Qualquer dúvida, sugestão ou correção, usem os comentários. Fui!
segunda-feira, 24 de dezembro de 2012
Fim de 2012
Enfim, o mundo não acabou, mas o ano está prestes a acabar. Fazendo um balanço desse ano, posso afirmar que foi um período bom, tanto para o blog quanto para minha vida pessoal e profissional.
Então desejo a todos que lêem este blog um feliz natal e um próspero ano novo, cheio de muita felicidade e conhecimento. Torço por um 2013 cheio de oportunidades para todos nós, e que possamos nos encontrar muitas vezes neste espaço.
Abraço e continuem estudando. Até 2013. \o/
Então desejo a todos que lêem este blog um feliz natal e um próspero ano novo, cheio de muita felicidade e conhecimento. Torço por um 2013 cheio de oportunidades para todos nós, e que possamos nos encontrar muitas vezes neste espaço.
Abraço e continuem estudando. Até 2013. \o/
sábado, 8 de dezembro de 2012
Iluminação Ep. 6: LED
Hoje eu declaro encerrado a série de iluminação falando de um último tópico importantíssimo. O LED, que provavelmente irá marcar o futuro da iluminação moderna. Vamos entender o que ele é então.
O LED é um dispositivo semicondutor que emite luz. Sua sigla significa Light Emitter Diode, ou seja, Diodo Emissor de Luz. Ele é realmente um diodo, que produz uma queda de tensão quando diretamente polarizado e a corrente que passa por ele nessa situação produz luz. O link abaixo possui explicações interessantes sobre o funcionamento físico e químico do LED e do processo de dopagem de material.
http://www.chemistry.wustl.edu/~edudev/LabTutorials/PeriodicProperties/MetalBonding/MetalBonding.html
Além disso há vários tipos de LED. Existem LED's bicolor, tricolor, infra-vermelho, ultra-violeta, RGB (que não deixa de ser tricolor também). Há também vários tamanhos, como 3mm, 5mm e 10mm, e também vários formatos, como redondo e retangular. Ou seja, a variedade de LEDs existente é enorme. Para os LEDs vale a seguinte regra: Pense em um LED. Ele provavelmente existe.
No começo de sua história, o LED foi usado exclusivamente para sinalização. Ele era usado em alguns equipamentos para mostrar o estado de seu funcionamento. Mas não era realmente levado a sério como tecnologia em iluminação pois ainda estava numa fase primitiva.
Com o passar do tempo foi começado a pensar na iluminação em LED com interesse comercial. Isso culminou em empresas que hoje investem nessa tecnologia em lâmpadas. Estima-se que até 2020 cerca de 90% de toda a iluminação seja feita com tecnologia LED. Então, vamos dar uma olhada nas características técnicas desse tipo de lâmpada.
* Eficiência Energética: Bastante Alta. A eficiência energética de um LED é sua grande vantagem. Lâmpadas de LED tem, facilmente, 80% de eficiência e uma nova tecnologia de LEDs, chamada de OLED (Organic LED) promete uma eficiência muito maior.
* Durabilidade: A duração de um LED pode chegar a até 100 mil horas, batendo facilmente a duração de Lâmpadas Incandescentes e Fluorescentes.
* Temperatura de Cor: A luz da lâmpada de LED é muito mais branca que da Lâmpada Incandescente, produzindo uma iluminação melhor.
* Custo: O custo do investimento incial ainda é alto. Mas com o passar do tempo, se o público realmente se interessar pela aquisição desses produtos, o preço com certeza cairá.
E para terminar, gostaria de mostrar a minha lâmpada de LED, que está na imagem abaixo. Eu a fiz no final do ano passado (2011) sob a orientação do meu professor e acabei apresentando-a na feira de tecnologia daquele ano.
Enclausurada na parte do soquete está uma fonte chaveada cuja saída possui 24V com capacidade para 500mA, entregando 12W para o conjunto de 140 LED's brancos de alto-brilho. A potência consumida pela lâmpada da rede elétrica não foi medido, mas não deve ultrapassar 15W, devido à alta eficiência da fonte chaveada. Outros cálculos, como fator de potência, também não foram efetuados na época da construção e eu tenho preguiça de calculá-los hoje. :)
A imagem abaixo mostra ela acesa. Pode-se perceber que ela não deixa nada a desejar no quesito de iluminação. A fonte chaveada foi construída usando alguns dos componentes de reatores de lâmpadas fluorescentes queimadas, o que é bom, devido a reciclagem de componentes que acabariam, provavelmente, não recebendo o destino correto.
Enfim, depois de meses terminei a série iluminação. Espero que tenha esclarecido muitas dúvidas. Caso alguém tenha alguma sugestão, crítica ou dúvida, por favor: deixe um comentário. Abraço, se cuidem e boas festas de fim de ano para todos.
domingo, 25 de novembro de 2012
Associação de Resistores - Exercícios Resolvidos I
Olá a todos. Um leitor do blog apontou que a explicação sobre associação de resistores estava incompleta. Portanto, resolvi fazer um post sobre exercícios resolvidos.
O livro do qual tirei os exercícios é um que tenho em casa, e foi o mesmo que usei no meu ensino médio. O livro se chama Universo da Física 3 - Ondulatória, Eletromagnetismo e Física Moderna, 2ª Edição, São Paulo, 2005. Os autores são José Luiz Sampaio e Caio Sérgio Calçada.
Sampaio é bacharel em física pelo Instituto de Física da Universidade de São Paulo e professor de física na rede particular de ensino desde 1968, enquanto Calçada é bacharel em matemática e engenheiro eletricista pela Escola Politécnica da Universidade de São Paulo e professor de física na rede particular de ensino desde 1968 também.
Este livro eu acho muito bom. Eu o adquiri para lê-lo por completo, sabendo que o plano curricular da minha escola não cobria todo o livro e digo, valeu a pena. Mas vamos direto ao ponto.
P. 73 Exercício 1) No circuito ao lado, a bateria e o amperímetro são ideais e os fios de ligação têm resistências desprezíveis. As lâmpadas têm resistências constantes, cujos valores são R1=2 Ohms e R2=3 Ohms e a força eletromotriz da bateria é E=12V.
a) Faça o diagrama correspondente a esse circuito.
b) Qual é a resistência equivalente das duas lâmpadas?
c) Qual é a marcação do amperímetro?
Acima está a resposta da letra A. No diagrama aparecem a bateria de 12V, os dois resistores em série de 2 e 3 Ohms respectivamente, e o amperímetro em série com o circuito, como deve ser.
A letra B solicita a resistência equivalente das lâmpadas. Por estarem em série, somaremos as resistências de ambas as lâmpadas. Assim, a resistência equivalente será 5 Ohms.
A letra C pede a marcação do amperímetro. Como o amperímetro é o instrumento que mede corrente, o exercício esta pedindo, de forma um pouco implícita, a corrente que está passando pelo amperímetro. Como o amperímetro está em série com os resistores, e a corrente por um circuito série é a mesma para todos os componentes que estão em série, o exercício pede a corrente que passa pelos resistores.
Descobrimos que a resistência equivalente dos dois resistores é 5 Ohms. Como no enunciado do exercício ele informa que o amperímetro é ideal, concluímos que sua resistência é nula e, portanto, não altera a resistência equivalente do circuito. Com isso temos uma tensão de 12V aplicada a uma resistência total de 5 Ohms. Então, a corrente no circuito é a divisão de 12 por 5 (Lei de Ohm) que resulta em 2,4A, que é a marcação que será indicada pelo amperímetro.
P. 121 Exercício 149) (PUC-SP) Numa experiência em São Paulo (tensão 110V) é utilizada a associação de resistores acima. Querendo utilizar a mesma montagem numa experiência realizada em Santos (tensão 220V), para que não haja alteração dos valores da corrente em cada resistor deve-se associar uma resistência R5:
a) de valor 8,4 Ohms em série com R1;
b) de valor 10 Ohms em série com R1;
c) de valor 8,4 Ohms em paralelo com R1;
d) de valor 10 Ohms em paralelo com R1;
e) de valor 1,6 Ohms em série com R1;
E é fácil ver que a resposta é a letra b.
Como cheguei neste valor. Da seguinte maneira:
O exercício pede que seja associado um resistor que mantenha as correntes no circuito iguais as que eram quando o circuito estava ligado em 110V. Se eu vou ligar em 220V, eu tenho que achar um resistor que, quando em série com o circuito, segure sobre ele metade da tensão, ou seja, 110V. Dessa forma continuará tendo 110V nos terminais do circuito e, dessa forma, as correntes se manterão iguais.
Vimos no exercício anterior que em série a tensão se divide. Como queremos dividir de forma igual a tensão de 220V temos que associar dois valores de resistências iguais. Assim, temos que achar a resistência equivalente do circuito mostrado na figura. Começamos pelos 3 resistores em paralelo:
![[;\frac{1}{R_{eq}}=\frac{1}{8}+\frac{1}{4}+\frac{1}{4}=\frac{1}{8}+\frac{2}{4}=\frac{1}{8}+\frac{1}{2};]](https://lh3.googleusercontent.com/blogger_img_proxy/AEn0k_t-cwisdUW1ltkscMfy_hTiyLekSl9w_Z6hSLBC5btNdriAhZOi2W7QoY-5iOr17w1-_4SH6lm4N4RFc8g8bW0pKnJeUgAlK4RnZwqcruUezSsdgzHtbih398ZBQsAFY5R3tGvXwpMI53BiZwOmi4lqsdsRrm_78tx0k8tJ2loJV0VIx9vEzuB-96yYkzXzbH_S3YZ1kflshAMtoC0VDMnAQpuHhd0x6HwxKqYSYDq9UYJTIFeuPwR5lW3rajFVRfXGgLZmyIm7jM-LlLaIqTBdsQofAdSPpT__r50JqAW73G3_8WDDdAvREJgSzQLY8ngMiUpOFxLKH2lXLD9J1vDWgZA=s0-d "\frac{1}{R_{eq}}=\frac{1}{8}+\frac{1}{4}+\frac{1}{4}=\frac{1}{8}+\frac{2}{4}=\frac{1}{8}+\frac{1}{2}")
![[;\frac{1}{R_{eq}}=\frac{1}{8}+\frac{4}{8}=\frac{5}{8};]](https://lh3.googleusercontent.com/blogger_img_proxy/AEn0k_u-XjHvPXv7eYl7CEfSmLHBG6PiGCEVfli3sqjvtWOMHg_5OZlbUEh59Qh_2-MhR8QS8_8DqczhvT4ttdNu6-qzRdRqcxP80aVqbxXezjQ13RKAZ0pfojVSd-hmV-nwmq2c9iGYFFtHClJAHhvwtDG8z0owuMIAO3ga3oeI1zOb4b081ZyreMZamocPokccB6CnFgf4EvOJYBhE57AaMnsuBp9x13LPhJc=s0-d "\frac{1}{R_{eq}}=\frac{1}{8}+\frac{4}{8}=\frac{5}{8}")
Invertendo toda a equação:
![[;R_{eq}=\frac{8}{5}=1,6{\Omega};]](https://lh3.googleusercontent.com/blogger_img_proxy/AEn0k_uUbYlWFRH9fY6h1ePatv5zP4Zc1YoOGqSkTa_JwHcc_AjUkhNNfz5zBNVJbdw1D5g9FzOYbze6ojcNqvMgsW5Xe4ox0wrwyfTa24sG0V_7yxTF4J-D0wjtTQ_ACxEcPual9FREuBp_ZZana4v99z5IV-Q1fUzqdb8U=s0-d "R_{eq}=\frac{8}{5}=1,6{\Omega}")
Essa resistência equivalente, que saiu dos resistores em paralelo, está em série com aquele resistor de 8,4 Ohms na entrada do circuito. Desta forma somamos a resistência equivalente dos paralelos (1,6) com a resistência em série do circuito (8,4) e obtemos, como resistência equivalente de todo o circuito, 10 Ohms.
Então, uma resistência de quantos ohms devemos colocar em série para que metade dos 220V vá para o circuito e metade fique no resistor? Devemos associar um resistor em série com o circuito com o mesmo valor de sua resistência equivalente. Ou seja, um resistor de 10 Ohms em série resolve o problema. Portanto, assinale a letra B e esteja um pouco mais perto de estudar na PUC de São Paulo.
Vamos analisar por que as outras alternativas estão incorretas.
A letra A e E estão incorretas pois, se associarmos em série com o circuito resistores cujos valores não são iguais ao do circuito, não iremos dividir os 220V de forma igual entre o resistor e o circuito. Se não chegar ao circuito metade dos 220V, ou seja, exatamente 110V, os valores das correntes vão mudar e, portanto, o enunciado do exercício não será satisfeito.
Agora vamos analisar a letra C e D. Se associarmos qualquer coisa em paralelo com R1, a resistência equivalente no lugar de R1 será menor que os 8,4 Ohms. Por exemplo, se associarmos 8,4 Ohms em paralelo com R1 teremos 4,2 Ohms equivalentes e se associarmos 10 Ohms em paralelo com R1 teremos 4,56 Ohms equivalentes no lugar de R1. Dessa forma, além de termos todos os 220V entrando no circuito, teremos um resistor em série com o circuito menor, o que causará um aumento considerável de corrente em todos os resistores do circuito. Novamente, essas alternativas não atendem o enunciado do exercício.
E era isso, peguei um exercício fácil de associação série e um de associação misto, que permitiu vermos os conceitos de associação série e paralelo, além de divisão de corrente e tensão. Qualquer dúvida, sugestão ou apontamento de erros, deixe um comentário. Abraço e continuem estudando (principalmente quem for prestar vestibular!). Até mais...
O livro do qual tirei os exercícios é um que tenho em casa, e foi o mesmo que usei no meu ensino médio. O livro se chama Universo da Física 3 - Ondulatória, Eletromagnetismo e Física Moderna, 2ª Edição, São Paulo, 2005. Os autores são José Luiz Sampaio e Caio Sérgio Calçada.
Sampaio é bacharel em física pelo Instituto de Física da Universidade de São Paulo e professor de física na rede particular de ensino desde 1968, enquanto Calçada é bacharel em matemática e engenheiro eletricista pela Escola Politécnica da Universidade de São Paulo e professor de física na rede particular de ensino desde 1968 também.
Este livro eu acho muito bom. Eu o adquiri para lê-lo por completo, sabendo que o plano curricular da minha escola não cobria todo o livro e digo, valeu a pena. Mas vamos direto ao ponto.
P. 73 Exercício 1) No circuito ao lado, a bateria e o amperímetro são ideais e os fios de ligação têm resistências desprezíveis. As lâmpadas têm resistências constantes, cujos valores são R1=2 Ohms e R2=3 Ohms e a força eletromotriz da bateria é E=12V.
a) Faça o diagrama correspondente a esse circuito.
b) Qual é a resistência equivalente das duas lâmpadas?
c) Qual é a marcação do amperímetro?
Acima está a resposta da letra A. No diagrama aparecem a bateria de 12V, os dois resistores em série de 2 e 3 Ohms respectivamente, e o amperímetro em série com o circuito, como deve ser.
A letra B solicita a resistência equivalente das lâmpadas. Por estarem em série, somaremos as resistências de ambas as lâmpadas. Assim, a resistência equivalente será 5 Ohms.
A letra C pede a marcação do amperímetro. Como o amperímetro é o instrumento que mede corrente, o exercício esta pedindo, de forma um pouco implícita, a corrente que está passando pelo amperímetro. Como o amperímetro está em série com os resistores, e a corrente por um circuito série é a mesma para todos os componentes que estão em série, o exercício pede a corrente que passa pelos resistores.
Descobrimos que a resistência equivalente dos dois resistores é 5 Ohms. Como no enunciado do exercício ele informa que o amperímetro é ideal, concluímos que sua resistência é nula e, portanto, não altera a resistência equivalente do circuito. Com isso temos uma tensão de 12V aplicada a uma resistência total de 5 Ohms. Então, a corrente no circuito é a divisão de 12 por 5 (Lei de Ohm) que resulta em 2,4A, que é a marcação que será indicada pelo amperímetro.
P. 121 Exercício 149) (PUC-SP) Numa experiência em São Paulo (tensão 110V) é utilizada a associação de resistores acima. Querendo utilizar a mesma montagem numa experiência realizada em Santos (tensão 220V), para que não haja alteração dos valores da corrente em cada resistor deve-se associar uma resistência R5:
a) de valor 8,4 Ohms em série com R1;
b) de valor 10 Ohms em série com R1;
c) de valor 8,4 Ohms em paralelo com R1;
d) de valor 10 Ohms em paralelo com R1;
e) de valor 1,6 Ohms em série com R1;
E é fácil ver que a resposta é a letra b.
Como cheguei neste valor. Da seguinte maneira:
O exercício pede que seja associado um resistor que mantenha as correntes no circuito iguais as que eram quando o circuito estava ligado em 110V. Se eu vou ligar em 220V, eu tenho que achar um resistor que, quando em série com o circuito, segure sobre ele metade da tensão, ou seja, 110V. Dessa forma continuará tendo 110V nos terminais do circuito e, dessa forma, as correntes se manterão iguais.
Vimos no exercício anterior que em série a tensão se divide. Como queremos dividir de forma igual a tensão de 220V temos que associar dois valores de resistências iguais. Assim, temos que achar a resistência equivalente do circuito mostrado na figura. Começamos pelos 3 resistores em paralelo:
Invertendo toda a equação:
Essa resistência equivalente, que saiu dos resistores em paralelo, está em série com aquele resistor de 8,4 Ohms na entrada do circuito. Desta forma somamos a resistência equivalente dos paralelos (1,6) com a resistência em série do circuito (8,4) e obtemos, como resistência equivalente de todo o circuito, 10 Ohms.
Então, uma resistência de quantos ohms devemos colocar em série para que metade dos 220V vá para o circuito e metade fique no resistor? Devemos associar um resistor em série com o circuito com o mesmo valor de sua resistência equivalente. Ou seja, um resistor de 10 Ohms em série resolve o problema. Portanto, assinale a letra B e esteja um pouco mais perto de estudar na PUC de São Paulo.
Vamos analisar por que as outras alternativas estão incorretas.
A letra A e E estão incorretas pois, se associarmos em série com o circuito resistores cujos valores não são iguais ao do circuito, não iremos dividir os 220V de forma igual entre o resistor e o circuito. Se não chegar ao circuito metade dos 220V, ou seja, exatamente 110V, os valores das correntes vão mudar e, portanto, o enunciado do exercício não será satisfeito.
Agora vamos analisar a letra C e D. Se associarmos qualquer coisa em paralelo com R1, a resistência equivalente no lugar de R1 será menor que os 8,4 Ohms. Por exemplo, se associarmos 8,4 Ohms em paralelo com R1 teremos 4,2 Ohms equivalentes e se associarmos 10 Ohms em paralelo com R1 teremos 4,56 Ohms equivalentes no lugar de R1. Dessa forma, além de termos todos os 220V entrando no circuito, teremos um resistor em série com o circuito menor, o que causará um aumento considerável de corrente em todos os resistores do circuito. Novamente, essas alternativas não atendem o enunciado do exercício.
E era isso, peguei um exercício fácil de associação série e um de associação misto, que permitiu vermos os conceitos de associação série e paralelo, além de divisão de corrente e tensão. Qualquer dúvida, sugestão ou apontamento de erros, deixe um comentário. Abraço e continuem estudando (principalmente quem for prestar vestibular!). Até mais...
sexta-feira, 23 de novembro de 2012
Lógica Sequencial - Flip-Flop SR
Olá a todos. Hoje vamos falar um pouco sobre lógica sequencial. É interessante, para este post, ter o conhecimento sobre lógica combinacional e portas lógicas, que pode ser encontrado no post "Lógica Combinacional - Portas Lógicas", ou no livro Elementos de Eletrônica Digital, de Idoeta e Capuano.
Bom, vamos começar definindo o que é lógica sequencial. Para tanto, vamos dar uma rápida revisada na definição de lógica combinacional.
Um circuito digital combinacional é aquele cuja saída depende única e exclusivamente das entradas em um dado momento. Porém, na lógica sequencial a saída agora depende das entradas de agora e de como a saída estava antes.
Essa definição até que é boa, mas temos que trabalhar um pouco nela e definir o quão antes. Pois dizer que a saída de agora depende da saída de antes não informa se era a saída de 1 segundo atrás ou o estado da saída ontem!
Para resolver esse "problema" os sistemas digitais sequenciais trabalham respeitando um sinal de clock. Você com certeza já ouviu falar neste termo, pelo menos implicitamente. Quando falamos que um processador de PC trabalha com 3GHz, estamos falando justamente deste tal de clock. Ele, dessa forma, acaba definindo a velocidade com o que o sistema digital trabalha.
Para nossos exemplos, vamos considerar um sinal de clock de 1Hz, o que dá um período de 1 segundo. Isto significa que cada transição, cada mudança de estado vai acontecer a cada 1 segundo. Dessa forma, podemos usar aquela definição de lógica combinacional e dizer que o estado da saída agora depende das entradas agora e de como estava a saída 1 segundo atrás.
Parando para pensar (ou você também pode pensar caminhando, como preferir), se nós dizemos que a saída agora depende do estado de antes, isto significa que em lógica sequencial nós trabalhamos com a ideia de memória. Nós conseguimos (e com "nós", me refiro ao sistema digital...) lembrar o estado de antes para definir o estado atual. Para estudar este fenômeno novo, vamos trabalhar com o elemento mais simples da lógica sequencial. Se em combinacional o elemento mais simples era uma porta lógica, agora em sequencial o elemento mais simples será o flip-flop SR (ou RS).
Vamos explicar algumas coisas para analisar este circuito. Ele possui duas entradas, que se chamam S (Set) e R (Reset) e duas saídas que são Q e Q'. A saída Q' é simplesmente Q negado (Q negativo). Ou seja, se Q for 1, Q' obrigatoriamente deverá ser 0 e vice-versa.
Vamos começar supondo R=0 e S=0. Se a saída anterior era Q=0, então Q'=1. Dessa forma na porta NOR de cima temos R e Q' (0 nor 1) como entradas que resulta em Q=0. Na porta NOR de baixo temos S e Q (0 nor 0) como entradas que resultam em Q'=1 como saída.
Supondo as mesmas entradas ainda, R=0 e S=0, mas as saídas ao contrário, ou seja, Q=1 e Q'=0, teríamos na porta NOR de cima como entrada (0 nor 0) que resulta em Q=1 e na porta NOR de baixo teríamos como entrada (0 nor 1) que resultaria em Q'=0.
Vimos que se tanto R como S forem 0, a saída continua exatamente como está. Interpretamos isso da seguinte forma: se eu não estou Setando nem Resetando, então não estou fazendo nada. Se não faço nada, as coisas continuam iguais a como estavam antes.
Supondo R=1 e S=0, começando com Q=1 e Q'=0. Neste caso na porta NOR de cima a entrada seria (1 nor 0) que resulta em Q=0 e a porta NOR de baixo teria como entrada (0 nor 0), que resulta em Q'=1.
Supondo R=1 e S=0, mas dessa vez com Q=0 e Q'=1. Neste caso a porta NOR de cima tem como entrada (1 nor 1), apresentando como saída Q=0 e a NOR de baixo teria (0 nor 0) como entrada, apresentando Q'=1 como saída.
Ou seja, se eu tiver um sinal em R (Reset), eu obrigo a saída Q a ser igual a 0, ou seja, eu reseto o valor de Q. Fazendo Q valer zero eu, consequentemente, transformo Q' em 1. Se a saída Q já era 0 antes de eu ativar o RESET, a saída continua no estado 0.
Supondo dessa vez R=0 e S=1, com Q=1 e Q'=0. Temos então (0 nor 0) na NOR de cima, resultando em Q=1 e (1 nor 1) na NOR de baixo, resultando em Q'=0.
Supondo ainda R=0 e S=1, mas com Q=0 e Q'=1 dessa vez. Temos então (0 nor 1) na NOR de cima, resultando em Q=0 e (1 nor 0) na NOR de baixo, resultando em Q'=0.
De forma análoga ao caso do Reset, se eu tiver um sinal em S (Set), eu obrigo a saída Q a ser igual a 1, ou seja, eu Seto o valor de Q. Com isso eu obrigo, por consequência, a saída Q' a ser igual a 0. Se a saída Q já era 1 antes de eu ativar o SET, ela simplesmente continua valendo 1.
Últimos dois casos. Suponha R=1 e S=1, com Q=1 e Q'=0. Assim na NOR de cima temos (1 nor 0) resultando em Q=0 enquanto a NOR de baixo apresenta como entrada (1 nor 1) que dá como resultado Q'=0.
Por fim, suponha R=1 e S=1, agora com Q=0 e Q'=1. Na NOR de cima temos como entrada (1 nor 1) que resulta em Q=0 e na NOR de baixo temos (1 nor 0) que também resulta em Q'=0.
Perceba que se tanto R quanto S forem 1, temos que tanto Q quanto Q' são 0. Isso é um problema, pois definimos que Q' devia ser o contrário de Q. E imagine que tanto Q quanto Q' são 0. Agora eu faço tanto R quanto S valerem 0 também. Dessa forma a saída continua igual. Certo? Errado. Se R e S são 0 quando Q e Q' também são 0, então Q e Q' passam a valer ambos 1. Isso desfaz nossa definição que quando eu não estou setando nem resetando a saída permanece inalterada.
Por causa desses problemas, nenhum sistema sequencial que emprega flip-flop SR utiliza a última situação, como é mostrado pela nossa tabela verdade. Dizemos então que estas não são entradas válidas para o flip-flop SR e que devemos evitá-las.
Mas este flip-flop não está sendo influenciada por nenhum sinal de clock. Dessa forma o flip-flop não está funcionando de forma sincronizada e podemos colocar qualquer entrada qualquer hora que a saída irá mudar (a menos, claro, que ambas as entradas sejam zero). Essa situação de poder alterar a saída a qualquer hora é muito indesejável em algumas aplicações (como um computador, por exemplo). Então nossa missão agora é fazer o flip-flop funcionar (ou seja, permitir que sua saída mude de estado) somente em intervalos sincronizados e muito curtos. Dessa forma, solucionamos o problema com o seguinte circuito:
Abaixo está a imagem de um flip-flop com entrada para clock.
Esse flip-flop é similar ao anterior, mas com uma diferença. Ele só funciona quando o clock=1. Pois se clock for igual a 0, a saída da porta E vai ser zero independente dos valores de R e S e, dessa forma, a saída se manterá igual independente das entradas R e S. O flip-flop só vai ler mesmo as entradas R e S quando o sinal de clock for igual a 1.
Supondo que o clock dê um pulso de nível alto muito curto uma vez a cada 1 segundo. Dessa forma as saídas só vão ser atualizadas conforme as entradas do flip-flop a cada 1 segundo. Porém é importante que o pulso do clock seja muito breve. Pois se o pulso de clock for longo, é possível que o flip-flop leia duas entradas diferentes enquanto o clock estiver ativado e, assim, troque o estado da saída 2 vezes, o que é indesejável.
Existem, até onde eu sei, 4 tipos de "leitura" de clock. Um clock que é ativo com o sinal alto e um clock ativo com o sinal baixo. Esses dois tipos são ruins pois, em geral, o sinal de clock passa muito tempo em estado alto e baixo (considere como clock, por exemplo, um sinal com duty cicle igual a 50%). Com isso temos o problema de ser possível colocar duas entradas no mesmo pulso de clock, o que é indesejável.
Então é mais comum os outros dois tipos de clock, que são clocks por transição. Assim o clock fica ativo quando o clock passa do estado baixo para o alto ou do estado alto para o baixo. Com isso, o clock fica ativo por um tempo muito menor. Assim é muito mais difícil que o flip-flop receba duas entradas durante o tempo de clock ativo, pois o tempo de clock ativo é muito menor.
Com este post espero que tenham entendido a ideia de clock e a ideia de flip-flop SR. Recapitulando brevemente, clock é o pulso que faz todo o sistema digital funcionar de forma síncrona. Ele é como o maestro da grande orquestra da eletrônica digital. O flip-flop SR, que foi estudado neste post, é o elemento mais simples da eletrônica digital sequencial e o primeiro elemento que estudamos que contém a propriedade de memória, ou seja, ele se lembra de seu estado passado e usa essa informação para determinar o estado atual. Se o leitor que não conhecia flip-flops nem clocks sair deste post com essas informações bem compreendidas, já me considero um blogueiro feliz. *-*
E por hoje era isso. Ainda temos outros tipos de flip-flops para aprender (como um tipo que resolve o problema das duas entradas valendo 1) e, no futuro, veremos circuitos práticos com flip-flops (como um clapper simples, que aciona uma carga quando bate-se palmas!) que são muito interessentes. Então, até lá e se cuidem. E lembrem-se, qualquer dúvida, sugestão ou apontamento de erros no post, usem os comentários que eu costumo responder dentro de 1 dia.
Feedback people, please...
Bom, vamos começar definindo o que é lógica sequencial. Para tanto, vamos dar uma rápida revisada na definição de lógica combinacional.
Um circuito digital combinacional é aquele cuja saída depende única e exclusivamente das entradas em um dado momento. Porém, na lógica sequencial a saída agora depende das entradas de agora e de como a saída estava antes.
Essa definição até que é boa, mas temos que trabalhar um pouco nela e definir o quão antes. Pois dizer que a saída de agora depende da saída de antes não informa se era a saída de 1 segundo atrás ou o estado da saída ontem!
Para resolver esse "problema" os sistemas digitais sequenciais trabalham respeitando um sinal de clock. Você com certeza já ouviu falar neste termo, pelo menos implicitamente. Quando falamos que um processador de PC trabalha com 3GHz, estamos falando justamente deste tal de clock. Ele, dessa forma, acaba definindo a velocidade com o que o sistema digital trabalha.
Para nossos exemplos, vamos considerar um sinal de clock de 1Hz, o que dá um período de 1 segundo. Isto significa que cada transição, cada mudança de estado vai acontecer a cada 1 segundo. Dessa forma, podemos usar aquela definição de lógica combinacional e dizer que o estado da saída agora depende das entradas agora e de como estava a saída 1 segundo atrás.
Parando para pensar (ou você também pode pensar caminhando, como preferir), se nós dizemos que a saída agora depende do estado de antes, isto significa que em lógica sequencial nós trabalhamos com a ideia de memória. Nós conseguimos (e com "nós", me refiro ao sistema digital...) lembrar o estado de antes para definir o estado atual. Para estudar este fenômeno novo, vamos trabalhar com o elemento mais simples da lógica sequencial. Se em combinacional o elemento mais simples era uma porta lógica, agora em sequencial o elemento mais simples será o flip-flop SR (ou RS).
Análise da Tabela Verdade do Flip-Flop SR
Vamos explicar algumas coisas para analisar este circuito. Ele possui duas entradas, que se chamam S (Set) e R (Reset) e duas saídas que são Q e Q'. A saída Q' é simplesmente Q negado (Q negativo). Ou seja, se Q for 1, Q' obrigatoriamente deverá ser 0 e vice-versa.
Vamos começar supondo R=0 e S=0. Se a saída anterior era Q=0, então Q'=1. Dessa forma na porta NOR de cima temos R e Q' (0 nor 1) como entradas que resulta em Q=0. Na porta NOR de baixo temos S e Q (0 nor 0) como entradas que resultam em Q'=1 como saída.
Supondo as mesmas entradas ainda, R=0 e S=0, mas as saídas ao contrário, ou seja, Q=1 e Q'=0, teríamos na porta NOR de cima como entrada (0 nor 0) que resulta em Q=1 e na porta NOR de baixo teríamos como entrada (0 nor 1) que resultaria em Q'=0.
Vimos que se tanto R como S forem 0, a saída continua exatamente como está. Interpretamos isso da seguinte forma: se eu não estou Setando nem Resetando, então não estou fazendo nada. Se não faço nada, as coisas continuam iguais a como estavam antes.
Supondo R=1 e S=0, começando com Q=1 e Q'=0. Neste caso na porta NOR de cima a entrada seria (1 nor 0) que resulta em Q=0 e a porta NOR de baixo teria como entrada (0 nor 0), que resulta em Q'=1.
Supondo R=1 e S=0, mas dessa vez com Q=0 e Q'=1. Neste caso a porta NOR de cima tem como entrada (1 nor 1), apresentando como saída Q=0 e a NOR de baixo teria (0 nor 0) como entrada, apresentando Q'=1 como saída.
Ou seja, se eu tiver um sinal em R (Reset), eu obrigo a saída Q a ser igual a 0, ou seja, eu reseto o valor de Q. Fazendo Q valer zero eu, consequentemente, transformo Q' em 1. Se a saída Q já era 0 antes de eu ativar o RESET, a saída continua no estado 0.
Supondo dessa vez R=0 e S=1, com Q=1 e Q'=0. Temos então (0 nor 0) na NOR de cima, resultando em Q=1 e (1 nor 1) na NOR de baixo, resultando em Q'=0.
Supondo ainda R=0 e S=1, mas com Q=0 e Q'=1 dessa vez. Temos então (0 nor 1) na NOR de cima, resultando em Q=0 e (1 nor 0) na NOR de baixo, resultando em Q'=0.
De forma análoga ao caso do Reset, se eu tiver um sinal em S (Set), eu obrigo a saída Q a ser igual a 1, ou seja, eu Seto o valor de Q. Com isso eu obrigo, por consequência, a saída Q' a ser igual a 0. Se a saída Q já era 1 antes de eu ativar o SET, ela simplesmente continua valendo 1.
Últimos dois casos. Suponha R=1 e S=1, com Q=1 e Q'=0. Assim na NOR de cima temos (1 nor 0) resultando em Q=0 enquanto a NOR de baixo apresenta como entrada (1 nor 1) que dá como resultado Q'=0.
Por fim, suponha R=1 e S=1, agora com Q=0 e Q'=1. Na NOR de cima temos como entrada (1 nor 1) que resulta em Q=0 e na NOR de baixo temos (1 nor 0) que também resulta em Q'=0.
Perceba que se tanto R quanto S forem 1, temos que tanto Q quanto Q' são 0. Isso é um problema, pois definimos que Q' devia ser o contrário de Q. E imagine que tanto Q quanto Q' são 0. Agora eu faço tanto R quanto S valerem 0 também. Dessa forma a saída continua igual. Certo? Errado. Se R e S são 0 quando Q e Q' também são 0, então Q e Q' passam a valer ambos 1. Isso desfaz nossa definição que quando eu não estou setando nem resetando a saída permanece inalterada.
Por causa desses problemas, nenhum sistema sequencial que emprega flip-flop SR utiliza a última situação, como é mostrado pela nossa tabela verdade. Dizemos então que estas não são entradas válidas para o flip-flop SR e que devemos evitá-las.
Mas este flip-flop não está sendo influenciada por nenhum sinal de clock. Dessa forma o flip-flop não está funcionando de forma sincronizada e podemos colocar qualquer entrada qualquer hora que a saída irá mudar (a menos, claro, que ambas as entradas sejam zero). Essa situação de poder alterar a saída a qualquer hora é muito indesejável em algumas aplicações (como um computador, por exemplo). Então nossa missão agora é fazer o flip-flop funcionar (ou seja, permitir que sua saída mude de estado) somente em intervalos sincronizados e muito curtos. Dessa forma, solucionamos o problema com o seguinte circuito:
Abaixo está a imagem de um flip-flop com entrada para clock.
Esse flip-flop é similar ao anterior, mas com uma diferença. Ele só funciona quando o clock=1. Pois se clock for igual a 0, a saída da porta E vai ser zero independente dos valores de R e S e, dessa forma, a saída se manterá igual independente das entradas R e S. O flip-flop só vai ler mesmo as entradas R e S quando o sinal de clock for igual a 1.
Supondo que o clock dê um pulso de nível alto muito curto uma vez a cada 1 segundo. Dessa forma as saídas só vão ser atualizadas conforme as entradas do flip-flop a cada 1 segundo. Porém é importante que o pulso do clock seja muito breve. Pois se o pulso de clock for longo, é possível que o flip-flop leia duas entradas diferentes enquanto o clock estiver ativado e, assim, troque o estado da saída 2 vezes, o que é indesejável.
Existem, até onde eu sei, 4 tipos de "leitura" de clock. Um clock que é ativo com o sinal alto e um clock ativo com o sinal baixo. Esses dois tipos são ruins pois, em geral, o sinal de clock passa muito tempo em estado alto e baixo (considere como clock, por exemplo, um sinal com duty cicle igual a 50%). Com isso temos o problema de ser possível colocar duas entradas no mesmo pulso de clock, o que é indesejável.
Então é mais comum os outros dois tipos de clock, que são clocks por transição. Assim o clock fica ativo quando o clock passa do estado baixo para o alto ou do estado alto para o baixo. Com isso, o clock fica ativo por um tempo muito menor. Assim é muito mais difícil que o flip-flop receba duas entradas durante o tempo de clock ativo, pois o tempo de clock ativo é muito menor.
Com este post espero que tenham entendido a ideia de clock e a ideia de flip-flop SR. Recapitulando brevemente, clock é o pulso que faz todo o sistema digital funcionar de forma síncrona. Ele é como o maestro da grande orquestra da eletrônica digital. O flip-flop SR, que foi estudado neste post, é o elemento mais simples da eletrônica digital sequencial e o primeiro elemento que estudamos que contém a propriedade de memória, ou seja, ele se lembra de seu estado passado e usa essa informação para determinar o estado atual. Se o leitor que não conhecia flip-flops nem clocks sair deste post com essas informações bem compreendidas, já me considero um blogueiro feliz. *-*
E por hoje era isso. Ainda temos outros tipos de flip-flops para aprender (como um tipo que resolve o problema das duas entradas valendo 1) e, no futuro, veremos circuitos práticos com flip-flops (como um clapper simples, que aciona uma carga quando bate-se palmas!) que são muito interessentes. Então, até lá e se cuidem. E lembrem-se, qualquer dúvida, sugestão ou apontamento de erros no post, usem os comentários que eu costumo responder dentro de 1 dia.
Feedback people, please...
Assinar:
Postagens (Atom)